

# Espacenet

# Bibliographic data: JP 2090673 (A)

#### READ-ONLY SEMICONDUCTOR MEMORY DEVICE

Publication date: 1990-03-30

Inventor(s): HAMADA HIROYUKI ±


Applicant(s): NEC CORP ±


- European:

Application number: JP19880245050 19880928
Priority number(s): JP19880245050 19880928

# Abstract of JP 2090673

PURPOSE:To heap up memory cells in multilayer so as to realize a highly integrated memory device by a method wherein a group of wirings composed of selicon films, whose conductivity type are opposes to such other and which are provided interposing an inculating film between them, are provided, and memory cells where coding is carried out through a contact hole, CONSTITUTION First winners 1a-1, 1a-2. . formed of n-Noe polycrystalline silicon film are formed on a thermal oxide film 5a deposited on a P-type silicon aubstrate 4a. A silicon oxide film 6a is formed thereon through a CVD method, where holes are bared in the specified regions of the film 5s to form memory coding contact holes 2a 1, 2a-2, , and second wirings 3a-1, 3s-2, formed of Ptype polycrystatine silicon film are formed thereon. a contact hole subsists at the intersection of the first and the second wirings, joining can be made there As a melhory device of this design is simple in structure as compared with a MOS transistor, a unimemory cell is small in occupying area and can be easily and densely integrated.





Last updated, 28,64,2511 Worldwide Database 5,7,22; 92p

① 特許出願分開

### @ 公開特許公報(A) 平2-90673

@Int.CL.5

庁内整理番号

49公開 平成2年(1990)3月30日

H 01 L 27/102 27/00

識別記号 301 A

7514-5F 8624-5F

H 01 L 27/10 435

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称 読み出し専用半導体記憶装置

②特 顧 昭63-245050

22出 類 昭63(1988) 9月28日

危発 明 者 引、 幸 東京都港区芝5丁目33番1号 日本電気株式会社内

加出 題 人 日本電気株式会社 東京都港区芝5丁目33番1号

30代 理 人 弁理士 内原 晋

#### 発明の名称

読み出し専用半導体記憶装置

#### 特許請求の範囲

半導体基板上に形成された第1の絶縁膜と、前 記第1の絶縁膜上に形成された第1導電形シリコ ン限からなる第1の配線群と、前記第1の配線群 上に第2の絶縁膜をはさんで交差するように形成 された第2萬電形シリコン膜からなる第2の配線 群を有し、前記第2の絶縁膜における前記第1の 配袋群と前記第2の配袋群のそれぞれの配線の交 差する領域の所定箇所に設けられたコンタクト孔 を有し、前記コンタクト孔部において前記第1等 電形シリコン膜と前記第2薄電形シリコン膜とが 接合してなるダイオードを単位記憶セルとして有 することを特徴とする読み出し専用半導体記憶装 **a**.

#### 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は半減休装置に関し、特に読み出し専用 半導体記憶装置に関する。

#### 「従来の技術」

従来、読み出し専用半導体記憶装置は、第3回 に示すように、シリコン基板(4)上に形成された MOSトランジスタを用いて記憶セルを構成して

#### (発明が解決しようとする課題)

上述した従来の読み出し専用半導体記憶装置 は、半導体基板上に形成されたMOSトランジス タから構成されていて記憶セルを一平面内に作り 込むため、集積度が上がらないという欠点があ

本発明の目的は高集積化に好適な読み出し専用 半導体記憶装置を提供することにある。

#### 〔課題を解決するための手段〕

本発明の読み出し専用半減依記传装置け 半減 体基板上に形成された第1の絶縁限と、前記第1

#### [実施例]

次に本発明について図面を参照して説明する。

第1図(a)は本発明の一実施例を示す半導体 チップの平面図、第1図(b)は第1図(a)の X-X・線断面図である

P 形シリコン 搭板 4 a 上に形成された 熱酸化腺 5 a 上に n 形 多 形晶シリコン 限 か 6 な る 第 1 の 配 様 1 a - 1 , 1 a - 2 , … を 形成 し、 その 上に 形 成された C V D 法による酸化シリコン 腰 6 a の 特 定領域を開礼して記憶コード用のコンタクト孔 2 a - 1,2 a - 2, …を設け、その上にP形多 結晶シリコン額からなる第2の配線3 a - 1, 3 a - 2, …を形成する。第1、第2の配線のの 差成にコンタクト穴があればそこでを続かできる。設み出し方式は、第1の配線群の非選択の配 線に正電圧V。を印加し、選択する配線形の非選択の配 をGND 電位とする。そして第2の配線群の非選択の配修 をGND電位とし、選択さる配線の電位を1/2 V。とし、選択された第1、第2の配線間の排通 状態により記憶データを判定できる。

たとえば第1回(a)において(3a-2. 1a-2)で指定されるビットを読み出す場合、 1a-1. 1a-3にV。電位を、1a-2のND電位を3a-1. 3a-3にOND電位を3a-1. 3a-3にOND電位を、Bに1/2V。電位をそれぞれ印加することにより判定ができる。図示の場合、3a-2. 1a-2間にコンタクト穴はないから非導通であり、6レコンタクト穴があってPN接合があれば 準通状態になる。

MOSトランジスタに比較すると構成が簡単で あるので単位記憶セルの占有面積が少なくて良 く、高集積化も容易である。

第2回は本発明の第2の実施側を示す半導体チャプの前回図である。本実施例では帰間途縁 13を介してもう1つの配値セル配列が積み重ね られている層間絶縁膜13の表面をエッチバック により平坦化しておけば原理的には何段でも積み 重ねることができる。この実施例は多層化による 電気化化が実現出来る。

又、本発明は多結品シリコン膜を用いることに 限定されず、レーザアニール等の手法により多結 明らかである。なお、記憶装置の読み出し同路等 の周辺同路は従来、港りのMOS無構の同と同様 半導体高板に設ければよいのである。更に、第 1、第2の配線は、アルミニウム膜/シリコン膜 の2限構造にし、コンタクト礼部で接触する側に シリコン膜がくるようにしておけば配線脈気を小 シリコン膜がくるようにしておけば配線脈気を小

#### (発明の効果)

以上説明したように本発明は絶縁膜を介して設けられた互いに逆導電形のシリコン膜からなる配線群をコンタクト孔でコーディングする記憶セルを有しているので、記憶セルを多層に積み重ねるとができ、読み出し専用半導体記憶装置の高集積化が容易に達成できる効果がある。


#### 関面の簡単な説明


第1回(a)は本発明の第1の実験例を示す 半導体チッアの平面回、第1回(b)は第1団 (a)のX-X、線断面図、第2団及び第3団は それぞれ第2の実験例及び従来例を示す半導体チップの新面図である。


1 a-1,1a-2,1a-3,1b-1,
1b-2,1b-3…第1の配線、2a-1,
2a-2,2a-3,2b…コンタクト孔、3a-1,3b…第2の配線、
4、4a,4b…P形シリコン基板、5a,5b…
・ 整酸化酸、6a,6b… 飯化シリコン膜、7-


1,7-2,7-3…N' 鉱散層、8. ゲート故 化限、9-1、9-2…ゲート電板、10…記憶 コード用イオン注入層、11… 砂緑屑、12-1,12-2…アルミニウム配線、13…層間 絶 緑照、14b-1,14b-2、14b-3…他 の第1の配線、15… 散化シリコン膜、16…コ ンタクト孔、17…他の第2の配線、

代理人 弁理士 內 原 晉









**売 3 図**